

专业：_____
年级：_____
学院：_____
姓名：_____
学号：_____

国防科技大学 2022—2023 学年春季学期
《数字电路与逻辑设计》考试试卷（A）卷

考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。

题 号	一	二	三	四	五	六	总 分
得 分							
评阅人							

- 注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、 判断题（共 10 小题，每题 1 分，共 10 分）

- 1、有权码 1001 一定表示十进制数 9。 ()
- 2、仅由与非门构成的逻辑电路一定是组合电路。 ()
- 3、普通编码器在任何时刻只允许有 1 路有效信号到达编码器的输入端。 ()
- 4、CMOS 与非门的多余输入端应连在高电平上。 ()
- 5、时序逻辑电路中的竞争冒险现象均发生在存储电路部分。 ()
- 6、当传送十进制数 5 时，在 8421 奇校验码的校验位上值应为 1。 ()
- 7、多个具有三态输出功能的 TTL 逻辑门的输出端相连，使用时必须满足：任何时刻，最多只有一个三态门的输出有效，其它三态门都是高阻态输出条件。 ()
- 8、有冒险必然存在竞争，有竞争就一定引起冒险。 ()
- 9、利用包含 3 个触发器的移位寄存器及必要的反馈电路，可以产生任意 8 位的序列信号。 ()
- 10、工作在任一模式下的环形计数器均可以构成顺序脉冲发生器。 ()

得分

二、选择题（共 15 小题，每小题 2 分，共 30 分）

1、按字节（8bit）写出十进制数（-45.25）的带符号位的二进制数表示为（ ）。

- （A）1101101.0100 0000 （B）1 0101101.0100 0000
（C）0101101.01 （D）1 0101100.0100 0000

2、下列关于 TTL 集成电路使用注意事项**错误**的是（ ）。

- （A）TTL 输出端不允许并联使用，也不允许直接与+5V 电源或地线连接
（B）TTL 输入端外接电阻需谨慎
（C）TTL 电路要尽量加长地线，以减小干扰
（D）TTL 电路要在电路切断电源的时候，插拔和焊接集成电路块

3、半加器**本位和**的输出端与输入端的逻辑关系是（ ）。

- （A）与非 （B）或非 （C）与或非 （D）异或

4、下表所列真值表的逻辑功能所表示的逻辑器件是（ ）。

- （A）译码器
（B）普通编码器
（C）优先编码器
（D）比较器

输入								输出		
I ₇	I ₆	I ₅	I ₄	I ₃	I ₂	I ₁	I ₀	Y ₂	Y ₁	Y ₀
1	×	×	×	×	×	×	×	1	1	1
0	1	×	×	×	×	×	×	1	1	0
0	0	1	×	×	×	×	×	1	0	1
0	0	0	1	×	×	×	×	1	0	0
0	0	0	0	1	×	×	×	0	1	1
0	0	0	0	0	1	×	×	0	1	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	0	0	1	0	0	0

5、同步触发器的触发方式是（ ）触发。

- （A）边沿 （B）直接置位复位 （C）脉冲 （D）电平

6、一个 5 输入端**或非门**，使其输出为 1 的输入变量组合有（ ）种。

- （A）1 （B）2 （C）4 （D）8

7、N 个触发器构成的扭环形计数器的无效状态数为（ ）。

- （A）N （B）2N （C） $2^N - N$ （D） $2^N - 2N$

8、计数器的异步清零功能是指（ ）。

- （A）清零信号在时钟上升沿到来时方有效
（B）清零信号独立于时钟

(C) 清零信号在时钟下降沿到来时方有效

(D) 清零信号在时钟为高电平时方有效

9、与非门构成的基本 RS 触发器, 在下列 () 情况下可复位。

(A) $\overline{S_D} = 0$ $\overline{R_D} = 0$ (B) $\overline{S_D} = 1$ $\overline{R_D} = 1$, 初态为 1

(C) $\overline{S_D} = 0$ $\overline{R_D} = 1$ (D) $\overline{S_D} = 1$ $\overline{R_D} = 0$

10、当 CP 无效时, D 触发器的状态为 $Q^{n+1} = ()$, 当 CP 有效时, D 触发器的状态为 $Q^{n+1} = ()$ 。

(A) 1, D (B) 0, D (C) Q^n , D (D) Q^n , 1

11、如图 1 所示的电路, 则 Y 的逻辑表达式为: ()




图 1 用 ROM 实现的组合逻辑电路

(A) $m_1 + m_4 + m_7$ (B) $\overline{A}\overline{B}C + \overline{A}B\overline{C} + ABC$

(C) $\overline{A}(B \oplus C) + ABC$ (D) $\overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + ABC$

12、当需要将 TTL 门与 CMOS 门两种器件互相连接时, 在驱动门和负载门之间, 关系不正确的是 ()。

(A) $V_{OH(min)} \geq V_{IH(min)}$ (B) $V_{OL(max)} \leq V_{IL(max)}$

(C) $-I_{OH(max)} \leq nI_{IH(max)}$ (D) $I_{OL(max)} \geq -mI_{IL(max)}$

13、下列 CMOS 器件可以当做模拟开关使用的是 ()

(A) CMOS 传输门 (B) CMOS 或非门

(C) CMOS 与非门 (D) CMOS 异或门

14、由模 10 计数器 74160 和八选一数据选择器 74LS151 构成的序列信号发生器电路如图 2 所示, 其输出端产生的序列信号为 ()。




图 2

(A) 1100011011 (B) 1110110101

(C) 10001101 (D) 1010110111

15、下列代码描述的电路逻辑功能是 ()。

(A) 二进制半加器

(B) 二进制半减器

(C) 二进制全加器

(D) 二进制全减器

```
module h_suber(x,y,diff,s_out);
    input x,y;
    output diff,s_out;
    assign diff=x^y;
    assign s_out=(~x)&y;
endmodule
```

得分

三、综合题一 (共 10 分)

分别判断图 3 (a) 和图 3 (b) 中代码描述的电路结构是否正确, 若正确, 请画出对应的逻辑电路图。

```
module and_block_assign
(
    input a, b, c,
    output reg y
);
always @*
begin
    y=a;
    y=y&b;
    y=y&c;
end
endmodule
```

图 3 (a)

```
module and_block_assign
(
    input a, b, c,
    output y
);
assign y=a;
assign y=y&b;
assign y=y&c;
endmodule
```

图 3 (b)

得分

四、综合题二 （共 15 分）

图 4 所示为由双 4 选 1 数据选择器 74LS153 和门电路组成的组合逻辑电路。试分析输出 Z 与输入 $X_3X_2X_1X_0$ 之间的逻辑关系，要求：列出真值表，写出最简“与或”表达式，描述逻辑功能。




图 4

得分

五、综合题三（共 15 分）

JK 触发器构成的时序逻辑电路如图 5 所示，设电路初始状态为“000”，要求完成以下问题：

- （1）写出各触发器的驱动方程；
- （2）写出各触发器的状态方程；
- （3）列出状态转换表；
- （4）试分析图示电路是几进制计数器，并判断自启动能力。




图 5

得分

六、综合题四（共 20 分）

两片 555 定时器（内部分压电阻为5KΩ）构成救护车扬声器发音电路，如图 4 所示。在图中给出的电路参数下，计算扬声器发出声音的高、低音频率（由右边 555 决定）以及高、低音的持续时间（由左边 555 决定）。当 $V_{CC} = 12V$ 时，555 定时器输出的高、低电平分别为 10V 和 0.3V，且电路的输出电阻足够小。




表 1 555 定时器功能表

引脚	2($\overline{TR}$)	6(TH)	4($\overline{R}$)	3(V_O)	7(DIS)
电平	$\leq 1/3V_{CC}$	*	$>1.4V$	高电平	悬空状态
电平	$>1/3V_{CC}$	$\geq 2/3V_{CC}$	$>1.4V$	低电平	低电平
电平	$>1/3V_{CC}$	$<2/3V_{CC}$	$>1.4V$	保持	保持
电平	*	*	$<0.3V$	低电平	低电平

注:*表示任意电平

